삼성전자 디바이스솔루션(DS) 미주 총괄(DSA)이 파운드리 공정 난제를 해결할 ‘고객 엔지니어링(CE)’ 분야 베테랑 인력 채용에 나섰다. 내년 가동 예정인 미국 텍사스주 테일러 팹(공장) 수율을 조기에 안정화하고 테슬라 등 빅테크 고객사 차세대 칩 양산 일정을 빈틈없이 소화하겠다는 포석이다. 업계는 이번 인력 확충을 기점으로 삼성전자가 TSMC와 기술 격차를 좁히고 향후 파운드리 흑자 전환을 위한 승부수를 띄운 것으로 분석한다.

9일 업계에 따르면 삼성전자 DSA는 최근 파운드리 CE 분야 시니어 매니저 채용 공고를 내고 인재 영입을 시작했다. 근무지는 실리콘밸리 거점인 미국 새너제이 삼성전자 미주 총괄 사옥이며 자격 요건은 학사 기준 15년 이상 혹은 박사 기준 10년 이상 경력자다. 앞서 9월 팹리스가 설계한 도면을 생산 라인에 맞게 다듬는 ‘기술 지원(TE)’ 직무를 채용했던 삼성전자가 이번에는 실제 양산 단계에서 수율을 끌어올릴 현장 해결사 확보에 나선 셈이다.

CE 직무는 수주한 칩이 양산에 들어가기 직전 발생하는 각종 기술적 오류를 해결하고 공정을 최적화하는 역할을 맡는다. 50조 원 이상 투입되는 테일러 팹의 성공적 가동을 위해서는 현지에서 즉각적 기술 대응이 가능한 고숙련 엔지니어가 필수다. 이번 채용은 테슬라가 삼성전자에 맡긴 AI5(차세대 자율주행 칩) 등 핵심 물량 양산 준비가 막바지 단계에 진입했음을 시사한다.

■ 테슬라 AI칩 수주·2나노 기술로 반전 모색

삼성전자는 테슬라와 AI5 칩 후속작인 AI6 칩은 이미 23조7,000억 원 어치를 수주해놓고 있다. AI5 칩 양산 일정이 다가오며 테일러 공장 가동 준비도 막바지다. 3분기 말 기준 테일러 팹 공정 진행률은 93.6%로 내년 7월 완공 예정이다. 삼성전자는 초기 수율 확보가 용이한 4㎚(나노미터·10억 분의 1m) 공정을 우선 도입해 테슬라 등 핵심 고객사 물량을 안정적으로 소화할 계획이다. 이후 국내에서 수율을 끌어올리고 있는 2나노 공정 노하우를 테일러 팹에 이식해 선단 공정에 대응할 것으로 보인다.

기술 경쟁력 확보를 위한 움직임도 분주하다. 업계는 삼성전자 2나노 공정 수율이 55~60% 수준까지 올라온 것으로 추정한다. 3나노 공정부터 선제적으로 도입한 게이트올어라운드(GAA) 기술 노하우가 2나노에서 안정화 단계에 접어들었다는 평가다.

■ TSMC 가격 인상 틈타 유연한 정책 고객 확보

글로벌 빅테크들의 ‘탈 TSMC’ 기류도 삼성에는 기회다. TSMC는 미국 애리조나 공장 비용 상승을 이유로 내년부터 4나노 공정 가격을 최대 30% 높일 것으로 알려졌다. 공급 불확실성도 변수다. TSMC 3나노 공정은 내년 생산 물량이 사실상 모두 예약된 상태며 2나노 라인은 애플이 선점한 것으로 전해졌다. 삼성전자는 이 틈을 파고들어 유연한 가격 정책으로 고객사를 유인하고 있다. 최근 미국 AI 반도체 스타트업 차보라이트와 아나플래시 한국 스타트업 딥엑스 등과 생산 계약을 따내며 고객 포트폴리오를 다변화하고 있다.

시장조사 업체 트렌드포스에 따르면 올 2분기 기준 세계 파운드리 시장 점유율은 TSMC 71%, 삼성전자 8%다. 점유율 격차는 크지만 테슬라 등 대형 고객사 확보와 수율 안정화가 맞물리면 삼성에 반등 계기가 될 것이라는 분석이 나온다.

<서울경제=서종갑 기자>